同类推荐
-
-
敏捷硬件开发语言Chisel与数字系统设计
-
¥69.00
-
-
系统芯片物理设计
-
¥198.00
-
-
集成电路封装:材料方法与工艺
-
¥49.00
-
-
SoC设计与应用:架构、低功耗与FPGA实现
-
¥89.00
-
-
ESD物理与器件
-
¥129.00
-
-
CMOS模拟集成电路
-
¥79.00
-
-
ESD设计与综合
-
¥109.00
-
-
ESD设计与综合
-
¥109.00
-
-
ESD设计与综合
-
¥109.00
-
-
高性能集成电路SoC设计:片上网络和Chiplet关键…
-
¥139.00
|
|
图书信息
|
|
|
|
基于TSV的三维堆叠集成电路的可测性设计与测试优化技术
|
| ISBN： | 9787111753643 |
定价： | ￥129.00 |
| 作者： | (美)布兰登·戴(Brandon Noia)，(美)蔡润波(Krishnendu Chakrabarty)著 |
出版社： | 机械工业出版社 |
| 出版时间： | 2024年05月 |
开本： | 24cm |
| 页数： | 14,221页 |
装祯： | 平装 |
中图法： | TN402 |
相关供货商
|
供货商名称
|
库存量
|
库区
|
更新日期
|
|
北京人天书店有限公司
|
21
|
库区4/库区7/样本13/样本4
|
2026-06-30
|
|
其它供货商库存合计
|
500
|
|
2026-06-30
|
图书简介 | | 本书首先对3D堆叠集成电路的测试基本概念、基本思路方法，以及测试中面临的挑战进行了详细的论述；讨论了晶圆与存储器的配对方法，给出了用于3D存储器架构的制造流程示例；详细地介绍了基于TSV的BIST和探针测试方法及其可行性；此外，本书还考虑了可测性硬件设计的影响并提出了一个利用逻辑分解和跨芯片再分配的时序优化的3D堆叠集成电路优化流程；最后讨论了实现测试硬件和测试优化的各种方法。 |
|