同类推荐
-
-
敏捷硬件开发语言Chisel与数字系统设计
-
¥69.00
-
-
系统芯片物理设计
-
¥198.00
-
-
集成电路封装:材料方法与工艺
-
¥49.00
-
-
SoC设计与应用:架构、低功耗与FPGA实现
-
¥89.00
-
-
ESD物理与器件
-
¥129.00
-
-
CMOS模拟集成电路
-
¥79.00
-
-
ESD设计与综合
-
¥109.00
-
-
ESD设计与综合
-
¥109.00
-
-
ESD设计与综合
-
¥109.00
-
-
高性能集成电路SoC设计:片上网络和Chiplet关键…
-
¥139.00
|
|
图书信息
|
|
|
|
CMOS模拟集成电路版图设计与验证:基于Cadence IC 6.1.7
|
| ISBN： | 9787111800354 |
定价： | ￥129.00 |
| 作者： | 陈铖颖[等]编著 |
出版社： | 机械工业出版社 |
| 出版时间： | 2026年03月 |
开本： | 24cm |
| 页数： | 322页 |
中图法： | TN432.02 |
相关供货商
|
供货商名称
|
库存量
|
库区
|
更新日期
|
|
北京人天书店有限公司
|
130
|
库区13/库区7/样本13/样本7
|
2026-07-01
|
|
其它供货商库存合计
|
500
|
|
2026-07-01
|
图书简介 | | 本书以模拟集成电路版图设计与验证的EDA工具为对象，详细介绍了Cadence IC 6.1.7版图设计工具与Siemens EDA Calibre版图验证工具，之后讨论了Calibre DRC、LVS规则的基本语法，同时展示了模拟集成电路版图设计、验证的基本流程，最后以运算放大器作为示例，分析了版图规划、布局及布线的基本方法。 |
|