同类推荐
-
-
芯粒测试
-
¥89.00
-
-
芯粒测试
-
¥89.00
-
-
芯粒测试
-
¥89.00
-
-
光电集成技术
-
¥199.00
-
-
微电子与集成电路设计导论
-
¥55.00
-
-
芯片制造:半导体真空技术与设备
-
¥79.00
-
-
形式化验证:现代VLSI设计的必备工具包
-
¥129.00
-
-
Altium Designer 25电路设计精进实践
-
¥99.00
-
-
Altium Designer 25电路设计精进实践
-
¥99.00
-
-
Altium Designer 25电路设计精进实践
-
¥99.00
|
|
图书信息
|
|
|
|
ASIC设计与合成:使用Verilog进行RTL设计
|
| ISBN： | 9787030788283 |
定价： | ￥78.00 |
| 作者： | (印)瓦伊巴夫·塔拉特著 |
出版社： | 科学出版社 |
| 出版时间： | 2024年06月 |
开本： | 26cm |
| 页数： | 11,270页 |
中图法： | TN402 |
相关供货商
|
供货商名称
|
库存量
|
库区
|
更新日期
|
|
北京人天书店有限公司
|
91
|
库区13/库区4/样本13/样本4
|
2026-02-03
|
|
其它供货商库存合计
|
202
|
|
2026-02-03
|
图书简介 | | 本书全面介绍使用Verilog进行RTL设计的ASIC设计流程和综合方法。本书共20章，内容包括ASIC设计流程、时序设计、多时钟域设计、低功耗的设计考虑因素、架构和微架构设计、设计约束和SDC命令、综合和优化技巧、可测试性设计、时序分析、物理设计、典型案例等。本书提供了大量的练习题和案例分析，可以帮助读者更好地理解和掌握所学的知识。 |
|