同类推荐
-
-
网络服务器配置与管理
-
¥49.00
-
-
Stable Diffusion AIGC视觉教程
-
¥59.80
-
-
CAXA 3D实体设计基础与实例教程
-
¥75.00
-
-
Java函数式编程实战
-
¥149.00
-
-
Java函数式编程实战
-
¥149.00
-
-
Java函数式编程实战
-
¥149.00
-
-
Java程序设计基础:微课版
-
¥64.80
-
-
Java程序设计基础:微课版
-
¥64.80
-
-
Java程序设计基础:微课版
-
¥64.80
-
-
openvela轻量系统开发实战
-
¥119.00
|
|
图书信息
|
|
|
|
使用SystemVerilog进行RTL建模:基于SystemVerilog的ASIC与FPGA设计
|
| ISBN： | 9787030816894 |
定价： | ￥98.00 |
| 作者： | (美)斯图尔特·萨瑟兰著 |
出版社： | 科学出版社 |
| 出版时间： | 2025年03月 |
开本： | 26cm |
| 页数： | 12,422页 |
中图法： | TP312.8VH |
相关供货商
|
供货商名称
|
库存量
|
库区
|
更新日期
|
|
北京人天书店有限公司
|
1
|
库区13
|
2026-07-04
|
|
|
|
|
|
图书简介 | | 本书首先阐述SystemVerilog与传统Verilog的区别，以及其在仿真和综合中的作用，并对RTL和门级建模等抽象级别进行定义；接着深入探讨多种数据类型，包括线网和变量类型、用户自定义类型等，详细说明其使用方法和注意事项；对于运算符和编程语句，本书也进行了全面讲解，强调如何正确使用它们编写可综合的RTL模型。 |
|